ますます大規模化するデバイスの設計において、シミュレーション時間の短縮は、多くの技術者の
共通する願いです。特に、画像処理や通信関係のアプリケーションでは、RTLの検証でも、
複数画像や通信結果を出力するために数日間、シミュレーションがとまらないといった
ケースもよく見られます。この様な場合、シミュレーションだけでは、十分な検証ができない為、
FPGAの評価ボードを作成し、検証の高速化を図る対策がとられますが、ボード作成に
追加の費用、時間および作業が発生し、また、実測された問題のデバックがスムーズに
いかない等の問題があります。

Dynalith社は、このような問題に焦点をあて、現在、お使いいただいている慣れ親しんだ
HDLシミュレーターを、抜本的に高速化するプラットフォームを提供いたします。

また、Dynalith社の検証プラットフォームは、汎用のHDLシミュレータとのリンクだけではなく
AC/C++モデルとの協調シミュレーション、また、トランザクション・レベルの超高速化の
ソリューションも提供しています。