MC68000完全互換Processorコア

IP一覧へ

IPメール配信サービス

IP製品に関するお問合せ

IP / プロセッサIP

モトローラMC68000の命令セットを実行する16ビット/32ビットのマイクロプロセッサです。
MC68000の32-bit内部レジスタと16-bit外部レジスタの機能をすべて備えています。C68000は、割込と

例外を備え、M6800ファミリーのペリフェラルを提供します。

また、オプションでAMBA互換AHBマスタ・インターフェースを持つこともできます。周辺の高速化を実現します。

C68000シリーズBは、ASIC、FPGA用の内蔵プロセッサとして開発されました。完全同期設計で、内部トライステートはなく、１つの同期リセットを持ちます。
Scan挿入のも容易です。ネイティブのオンチップ・デバッキングサポート(OCDS)がオプションで用意されており、組込開発やデバッキングの効率が上がります。

M68000アセンブラに加え、C言語によるソフト開発が可能です。デバッガとして、Altium社のTASKINGを使うことができます。

C68000のインプリメンテーション結果は以下の通りです。

■ASIC

(16bit/32bit版）

Device	Optimized for	Area	Speed
UMC 0.18	Speed	26,250 gates	238 MHz
UMC 0.13	area	22,674 gates	66 MHz

(32bit AHB版）

Device	Area	Speed
Device	Area	clk(MHz)	hclk(MHz)
UMC 0.13	23,459 gates	133	133
UMC 0.18	24,214 gates	150	150

■FPGA(Altera)

(16bit/32bit版）

Altera Devices	LEs (optimized for speed)	Memory	I/O	Fmax (MHz)
Cyclone EP1C12C-6	6152	-	60	57
Cyclone-III EP3C10C-6	6718	-	60	76
Cyclone-IV E EP4CE10C-6	6689	-	60	80
Stratix-II EP2S15C-3	4758	-	60	114
Stratix-V EP5GXEA32-2	4429	-	60	149

(32bit AHB版）

Altera Devices	Area	Speed
Altera Devices	Area	clk(MHz)	hclk(MHz)
Cyclone EP1C6F256C6	5822 LCs +4M4Ks	59	262
Cyclone II EP2C8F256C6	5564 LCs +4 M4Ks	62	250
Stratix EP1S10F484C5	5637 LCs +5 M4Ks	61	286
Stratix II EP2S15F484C3	4053 ALUT +5 M4Ks	98	402

■FPGA(Xilinx)

(16bit/32bit版）

Xilinx Devices	Fmax (MHz) (optimized for speed)	Slices	IOB	GCLK	BRAM	MULT	ISE Version
Spartan-3E 3S1200E-4	44	2788	62	1	-	-	9.2.02i
Spartan-6 6SLX9-3	48	1195	66	1	24	-	12.2i
Virtex-4 4VLX15-12	72	2867	62	1	-	-	9.2.02i
Virtex-5 V5VLX30-3	98	1150	62	1	-	-	9.2.02i

(32bit AHB版）

Xilinx Devices	Area	Speed
Xilinx Devices	Area	clk(MHz)	hclk(MHz)
Virtex II 1000-6	2840 Slices	65	150
Virtex II Pro 7-7	2816 Slices	75	225
Virtex4 lx15-12	2868 Slices	90	270
Spartan 3 400 -5	2923 Slices	40	120


特長
	■	コントロールユニット
		●	16bitの2段の命令デコーダ
		●	3段の命令キュー
	■	55命令と14のアドレスモード
	■	スーパーバイザーモードとユーザモード
		●	両モードとも独立したスタックポインタ
	■	ユーザーレジスタ
		●	8つの32bitデータおよびアドレスレジスタ
		●	16bitステータスレジスタ
	■	データフォーマット
		●	整数,8,16,32bit
		●	BCD packet
		●	Bit
	■	メモリ・インターフェース
		●	AHBバスを選択可能（オプション）
		●	データバスとアドレスバスが独立
		●	4GBアドレスス・ペース
		●	31bitアドレスバス（オプションで32bitを選択可能）
		●	16bitデータバス
	■	割込コントローラ
		●	7つのプライオリティ・レベル
		●	仮想的に数量制限がない割込元
		●	ベクタ化またはオートベクタ化された割込モード
	■	算術演算ユニット（ALU)
		●	8,16,32bitの計算オペレーションと論理オペレーション
		●	ブーリアン操作
		●	16,16bit乗算(signまたはunsigned)
		●	32/16bit除算（signまたはunsigned)
	■	演算実行はデータレジスタとアドレスレジスタとで同じ。
	■	オンチップデバッグソリューション（オプション）向けインターフェース

	適したアプリケーション例
	■	C6800は以下のような様々なアプリケーションに向いています。
		●	マイクロコンピュータ
		●	組込マイクロプロセッサのシステム
		●	データ転送装置
		●	センサー機器
		●	通信機器

	■	コントロール・ユニット
		オペコードをデコードし、命令データフローを制御。すべての内部リソースに対するメイン・プロセッサ・シーケンサとコントロール・ユニットを含む。
	■	割込コントロール
		7つのプライオリティ・レベルの割込みを提供。オートベクタ割込みの間に内部ベクタを計算する。割込と例外レベルの内部ステートを保持します。
	■	レジスタ
		8つの32bit幅のデータレジスタ、8つの32bitワイドアドレス・レジスタ、および1つの32bitユーザスタック・ポインタ、１つの16bitステータ・スレジスタからなります。
	■	実行ユニット
		計算および論理演算用のALU、シフト・オペレーション用のシフタ
	■	プログラム・カウンタ
		プログラム・カウンタ(PC)は32bitバス幅大です。このレジスタは、演算実行中に、コントロール・ユニットにより、インクリメントおよびロードされます。
	■	AHBインターフェース
		このインターフェースにより、AHBマスタの機能が実現されます。 AMBAバス仕様rev. 2.0準拠で、32bitのアドレスバスとデータバスをサポートします。すべてのAHBレスポンス（OK,RETRY,SPLIT,ERROR)に対応していますが、NONSEQアクセスタイプのみ実現されています。 AHBバスクロックは、CPUクロックより早くすることができ、また、CPUの性能に大きな影響を与えます。両方のクロックの同期が取れていなければならず、CPUクロックは、AHBクロックに対して1:1、1:2、1:3、1:4の比率のどれかに対応する必要あります。
	■	OCDS(オプション)
		このユニットは、IEEE1149.1(JTAG)ポート経由で、オプションのオンチップ・デバッグサポートのインターフェースを提供します。このユニットは以下の機能を提供します。
		●	Run/stop制御
		●	Single-stepモード
		●	ソフトウエア・ブレークポイント
		●	デバッガ・プログラム実行
		●	ハードウエア・ブレイクポイント
		●	すべてのメモリ空間にRead/Writeアクセス