| 特徴 |
| |
■ |
MCS51完全準拠のCPU |
| |
■ |
非常に少ないゲート数
(例)TSMC0.18μプロセス
CPUのみ=2.8K
CPU+ペリフェラル=5.2K(0.0539 mm2 フットプリント適応)
OCDSデバッグを合わせた合計=8.5K |
| |
■ |
ペリフェラルをダミーに置きかえることにより、更にゲート数を削減可能 |
| |
■ |
低消費電力 |
| |
■ |
高速:性能はインテル8051の4.1倍(ドライストーンMIPSベンチマーク)
|
| |
■ |
インプット/アウトプットポート |
| |
|
● |
シングル8ビットI-Oポート |
| |
|
● |
外部の割り込みやシリアルインターフェースのような代替ポートファンクションは分離しています。
標準的な 8051 と比較すると追加的なポートピンを提供。
|
| |
■ |
16 ビット タイマー / カウンター |
| |
|
● |
80C51と同じTimer 0 |
| |
■ |
全二重シリアルインターフェース |
| |
|
● |
Serial 1(80517ライク) |
| |
|
|
|
8ビットUARTモード、様々なボーレート |
| |
|
|
|
9ビットUARTモード、様々なボーレート |
| |
|
|
|
ボーレートジェネレーター |
| |
■ |
インタラプトコントローラー |
| |
|
● |
11個の割り込みソースに対して4
つのプライオリティレベル(80C517ライク) |
| |
|
● |
8個の外部割り込み |
| |
|
|
|
2つのローレベルまたはフォーリングエッジ・センシティブ |
| |
|
|
|
2つのフォーリングエッジまたはライジングエッジ・センシティブ |
| |
|
|
|
4つのライジングエッジ・センシティブ |
| |
■ |
内部データメモリ・インターフェース |
| |
|
● |
データメモリ・スペースの256Bまでアドレス可能 |
| |
■ |
外部メモリインターフェース |
| |
|
● |
外部プログラムメモリの64kBまでアドレス可能 |
| |
|
● |
外部データメモリの64kBまでアドレス可能 |
| |
|
● |
メモリと接続しやすいようにアドレス/データをデマルチプレックス |
| |
|
● |
プログラムメモリ・ライトモード |
| |
|
● |
オンチップSFRインターフェース |
| |
|
● |
パワーマネージメント・ユニット |
| |
|
● |
オンチップデバッグ・サポート(OCDS) |
| |
|
|
|
