SPINNAKER SYSTEMS
TOP Page IPソリューション EDAツール ボード・デザイン 会社概要 社員募集 パートナー募集 イベント・セミナー ニュース
 
シリコン IP
 
 
 
  IP一覧へ
 
 
 
 
  IPメール配信サービス  
IP製品に関するお問合せ
 
IP / 画像・映像処理 IP

高速、小面積、低消費電力

CAST Image Compression IP

 
CAST社(US)はマルチメディア、プロセサ、バス・ペリフェラル等100種類以上のIPコアを提供しており、500以上のライセンス実績がございました。
高速、小面積、低消費電力と使い勝手を重視して開発したLossyとLossless JPEG 画像圧縮・伸長IPを多数ご用意しております。
 
JPEG Encoder / Decoder / Codec
  特徴
  Baseline JPEG規格ISO/IEC 10918-1に完全準拠
  プログラマブル量子化テーブル/Huffmanテーブル各4面内蔵
  最大255カラー・コンポーネットと64Kx64Kの画像サイズ対応
  ヘッダ自動生成
  ビットレート制御機能(オプション)
  1クロック1入力サンプルをエンコード
  SVE-JPEG-Eは設定によってSpeedView準拠する圧縮データを出力或いはBaseline JPEG対応の圧縮データを出力
  JPEG-E-XはBaseline JPEG規格の8ビットと12ビットのDCT対応を実装、圧縮した画像はDICOM規格準拠
     
Xilinx Device
IP Device ResourceUsage Fmax
JPEG-E XC6SLX9-3 994 Slices/7 RAMB16/9 DSP 170 MHz
JPEG-D XC6SLX25-2 1599 Slices/7 RAMB16/9 DSP 90 MHz
JPEG-C XC3S1500-5 5591 Slices/9 BRAM/ 19 MULT/ 1 DCM 74 MHz
SVE-JPEG-E XC3S500E-5 2750 Slices/ 7 BRAM/ 10 MULT 110MHz
JPEG-E-X XC6SLX9-3 1073 Slices/ 7 BRAM16/ 9 DSP 170 MHz

ALTERA Device
IP Device ResourceUsage Fmax
JPEG-E Encoder EP3C10C6 5858LEs/7M9K/18DSP-9bit 170MHz
JPEG-D Decoder EP3C10C6 6619LEs/6M9K/18DSP-9bit 120MHz
JPEG-C Codec EP3C10C6 10154LEs/9M9K/36DSP-9bit 120MHz
SVE-JPEG-E Encoder EP3C10C6 6202LEs/7M9K/18DDSP-9bit 170MHz
JPEG-E-X EP3C10C6 6899LE/8M9K/18DSP-9bit 170MHz

 
LossLess Compression
  特徴
  LossLess JPEG (LJPEG-E, LJPEG-D) は ISO/IEC 10918-1 の spatial losslessエンコードモードに完全準拠、コンパクトなサイズでロスレス高速圧縮・伸長可能。
  JPEGLS-E は ISO/IEC 14495-1 JPEG-LS 規格に完全準拠、FPGAで最大 160MSamples/sec の処理能力を達成し、HDTV画像のリアルタイム・ロスレス圧縮を実現しています。
     
Xilinx Device
IP Device ResourceUsage Fmax
L-JPEG-E XC3S1000-5 2309 Slices/ 2 BRAM 80 MHz
L-JPEG-D XC3S1000-5 3315 Slices/ 2 BRAM 38 MHz
JPEG-LS-E XC3S1200E-5 5636 Slices/ 13 BRAM 64 MHz

ALTERA Device
IP Device ResourceUsage Fmax
JPEGLS-E EP3C25C6 8867LEs/18M9K 100MHz
LJPG-E EP3C16C6 3526LEs/2M9K 115MHz
LJPEG-D EP3C16C6 5144LEs/2M9K 50MHz

 
アプリケーション
  監視カメラ、産業用カメラ
  医療機器
 

高速ドキュメント処理
・ 写真プリンター
・ ディジタコピー
・ マルチファンクションプリンター

  ビデオ会議システム
 
IP納品物
  ドキュメント
  ビット精度Cモデル
  ターゲットFPGAに最適化したネットリスト
  コンパイル制約スクリプト
  自律チェックシュミレーションテストベンチ
 
 
 
 
 
サイトマップ   アクセス   プライバシーポリシー   お問い合わせ