TSN-EP (TSN Ethernet Endpoint Controller)
● 概要
TSN-EPは、タイム・センシティブ・ネットワーク（TSN）規格に準拠したネットワークのエンドポイント実装を容易にするための、構成可能なコントローラを実装しています。タイミング同期（IEEE 802.1AS-2020）、トラフィック・シェーピング（IEEE 802.1Qavおよび802.1Qbv）、フレーム・プリエンプション（IEEE 802.1QbuおよびIEEE 802.3br）、低遅延イーサネットMACのためのハードウェア・スタックを統合しています。オプションのハードウェア・モジュールを使用することで、信頼性を高めるためのフレーム複製・除去（IEEE 802.1CB）およびストリームごとのフィルタリング・ポリシング（IEEE 802.1Qci）機能もサポートできます。
コントローラ・コアは、高精度なタイミング同期と、柔軟かつ正確なトラフィック・スケジューリングを実現するように設計されています。初期化に必要なソフトウェア支援は最小限で済み、極めて低遅延かつ確定的な入出力レイテンシを実現し、時間認識型アプリケーションの開発を簡素化します。TSN-EPは自律的に動作しながら、TSNネットワーク・エンドポイント・デバイスの動作に通常必要とされるタイミング情報（タイムスタンプ、アラームなど）をシステムに提供します。さらに、アプリケーションの要件に応じてトラフィック・シェーピングパラメータをリアルタイムで定義および調整することも可能です。
TSN-EPは標準のAMBA®インターフェースを採用しているため、統合が容易です。設定レジスタとステータス・レジスタは32ビット幅のAPBバス経由でアクセスでき、パケットデータの入出力は32ビット幅のAXIストリーミングバス経由で行われます。顧客アプリケーションの実装をさらに迅速化・容易にするため、メモリマップドAXI4マスタポートを介してストリーム・インターフェースにアクセスできるDMAエンジン、およびIEEE 802.1Qcc、IEEE 802.1Qca、SNMPなどの上位層プロトコルをサポートするソフトウェア・スタックがオプションで利用可能です。
TSN-EPは業界のベスト・プラクティスに基づいて設計されており、合成可能なRTL（Verilog 2001）ソースコード、またはターゲットFPGAネットリストとして提供されます。納品物には、サンプルスクリプト、包括的なテストベンチ、詳細なドキュメントなど、実装に必要なすべてが含まれています。
● 機能一覧
TSNイーサネット・エンドポイント
• イーサネット・ポート×1、ホスト・プロセッサ・ポート×1
• スター型ネットワーク構成に対応
• 10/100/1000 Mbps（近日中に10Gbps以上に対応予定）
時刻同期
• IEEE 802.1AS-2020規格に準拠
• グランドマスター／スレーブ機能
• 高精度な時刻同期。精度は通常、数十ナノ秒程度です。
• システムにタイムスタンプ、定期的なイベントトリガー、およびアラームを提供します。
トラフィック・シェーピング
• IEEE 802.1QavおよびIEEE 802.1Qbvに準拠したトラフィック・スケジューリングを実装します。
• VLAN（IEEE 802.1Q）に準拠した最大8つのトラフィッククラスをサポートします。
• トラフィック・クラスごとに帯域幅の予約と割り当てを可能にし、すべてのトラフィック・クラスに対して決定論的で低遅延、低ジッタの通信を実現します。
オプションのTSNプロトコル
• フレーム複製および除去（IEEE 802.1CB）とストリームごとのフィルタリングおよびポリシング（IEEE 802.1Qci）は、オプションでハードウェアに実装できます。
• IEEE 802.1QbuおよびIEEE 802.3brに準拠したフレーム・プリエンプションを実装します。
• IEEE 802.1Qcaに準拠したパス制御および予約、およびIEEE 802.1Qccに準拠したストリーム予約プロトコルの拡張機能は、オプションでソフトウェアに実装できます。
簡単システム統合
• AMBA/AXI4インターフェース
o 制御/ステータスレジスタ用32ビットAPB
o パケットデータ用32ビットAXI4ストリーム
o オプションのAXI4 DMAエンジン
• MII、GMII、RGMIIIイーサネットPHYインターフェース
• 初期化に必要なホスト側の支援は最小限
• 完全なFPGAリファレンスデザインが利用可能
● リンク先
TSN-EP | TSN Ethernet Endpoint Controller IP Core (cast-inc.com)
