LLEMAC-1G (Low-Lantency 10/100/1000 Ethernet MAC)

● 概要

LLEMAC-1Gは、10/100Mbps IEEE 802.3および1Gbps IEEE 802.3-2002規格に準拠したイーサネット・メディア・アクセス・コントローラ（MAC）を実装しています。極めて低い出力および入力レイテンシを特長とするこのコアは、TSNイーサネット・ノード、ライブ・ストリーミング、およびイーサネット・フレームの受信と転送における最小限のレイテンシを必要とするデバイスの実装に最適です。

このコアは、全二重および半二重動作をサポートし、ジャンボ・フレームに対応し、統計カウンタを備え、統合と実装が容易です。LLEMAC-1Gは、バイト幅のストリーミング・インターフェイスを介してホスト・システムとデータを交換し、MII、GMII、またはRGMIIインターフェイスを介して外部PHYに接続します。独立クロックの32ビット幅のメモリ・マップド・インターフェイスにより、コアの制御レジスタおよびステータス・レジスタにアクセスできます。デフォルトのコア・インターフェイスはAvalon規格に準拠していますが、ご要望に応じてAMBA™ AXIも提供可能です。 LLEMAC-1Gは、通常版と機能安全版の2種類が用意されています。

機能安全版は、クロック・アクティビティ・モニタを実装し、コア内部ロジックを保護するために空間冗長性を採用しています。このバージョンには、安全マニュアル（SAM）、故障モード影響解析（FMEDA）、およびSGS-TÜV Saar GmbH発行のISO-26262「ASIL-D Ready」認証書が付属します。

コアはVerilog RTLまたはターゲットFPGAネットリストとして提供され、付属資料には、包括的なテストベンチ、サンプル・スクリプト、詳細なドキュメントなど、実装に必要なすべてのものが含まれています。

● 機能一覧

低遅延イーサネットMAC

• IEEE 802.3をサポート
• TSNネットワークにおける高精度同期を実現
• 送信レイテンシ：10 Txクロック・サイクル
• 受信レイテンシ：6 Rxクロック・サイクル
• 全二重ポイント・ツー・ポイント・リンク
• 10 Mbit/s、100 Mbit/s、または1000 Mbit/sの全二重ポイント・ツー・ポイント・リンク
• 10 Mbit/sまたは100 Mbit/sの半二重共有メディアリンク
• 10BASE-T1Sおよび100BASE-T1を含む、単一ツイストペア・ケーブルによる車載イーサネットをサポート

容易なシステム統合

• 自律動作、プログラム後はホスト側の支援は不要
• ホストインターフェース
• Avalon-MM：メモリマップド、またはオプションでAXI4-Lite
• Avalon-ST：ストリーム、またはオプションでAXI4-Stream
• PHYインターフェース
• メディア・インデペンデント・インターフェース（MII） 10/100Mbps
• 1Gbps対応ギガビット・メディア・インデペンデント・インターフェース（GMII）
• 10/100/1000Mbps対応リデュースド・ギガビット・メディア・インデペンデント・インターフェース（RGMII）
• PHY構成および管理用MDIOインターフェース

機能安全バージョン　（オプション）

• ISO-26262 ASIL-D認証取得済み
• 内部ロジック保護のための空間冗長性
• クロック・アクティビティ監視低消費電力DMAコントローラ。ソフトウェアおよびハードウェア・トリガによるDMA転送に対応。
• 高度な設定が可能：AMBA® AHB、AMBA® AXI、およびWishboneバス間でのデータ転送が可能。